北大排列高密度半导体碳纳米管，电子学性能超同尺寸硅基器件

论文描述在4英寸基底上制备了高密度高纯半导体阵列碳纳米管材料，突破了碳纳米管集成电路关键的材料瓶颈。张志勇对澎湃新闻表示，该研究团队目前实际已经可以在8英寸晶圆上制备这种碳管，并开发了全自动的提纯和组装设备，完全具备量产的技术积累。

大规模集成电路对碳管材料的要求

新材料对抗“短沟道效应”

尺寸堪比细胞的晶体管是搭建芯片的基础“砖块”。目前，电子行业所设计的逻辑电路最主流的是互补性金属氧化物半导体（CMOS）技术，由P型和N型MOS晶体管组合而成。其中，连接源区和漏区，称作“沟道”的一层薄半导体非常重要。

根据“摩尔定律”的著名描述，当价格不变时，集成电路上可容纳的元器件数目约每隔18-24个月便会增加一倍，性能也提升一倍。而CMOS晶体管一旦缩减到亚10nm技术节点，沟道长度随之缩短，就会出现“短沟道效应”，失去部分器件功能。

因此，科学家们正在探索用新结构或新材料来解决这一问题，进一步提升器件能量利用效率。

在诸多的新型半导体材料中，半导体碳纳米管引起了部分关注：它具有超高的电子和空穴迁移率、原子尺度的厚度、以及稳定的结构，是构建高性能CMOS器件的理想沟道材料。

张志勇-彭练矛课题组2017年就曾在《科学》上发文表明，根据前期实验结果，碳纳米管CMOS晶体管采用平面结构即可缩减到5nm栅长，且相较于同等栅长的硅基CMOS器件有10倍的本征性能功耗综合优势。

不过，要兑现这种实验上的潜力，还需要制备、提纯、排列材料方面的技术基础。

制备、提纯与排列

碳纳米管是一种由呈六边形排列的碳原子构成的多层圆管。长期以来碳纳米管集成电路的发展一直受到材料问题的制约，关键是要实现超高半导体纯度、顺排、高密度、大面积均匀。

所谓超高半导体纯度、高密度，具体指标是半导体纯度超过99.9999%、密度达到100-200每微米。

尽管过去20年里，学术界发展了多种制备、提纯、排列碳纳米管的方法，但是始终无法接近这个目标。这使得碳纳米管晶体管和电路的实际性能远低于理论预期，甚至落后于相同技术节点的硅基技术至少一个量级。

针对制备和提纯，张志勇-彭练矛课题组在论文中采用多次聚合物分散和提纯（Multiple-Dispersion Sorting Process）技术得到超高纯度碳纳米管溶液。

高密度高纯半导体碳纳米管阵列的制备和表征

接着，在排列方面，研究团队提出结合维度限制自排列法（Dimension-Limited Self-Alignment），在4寸晶圆上制备出了密度120/微米、半导体纯度高达99.99995%、直径分布1.45±0.23nm的碳纳米管阵列，理论上达到了超大规模碳纳米管集成电路的需求。

基于此种材料，课题组批量制备了场效应晶体管和环形振荡器电路，100纳米栅长的碳基晶体管跨导和饱和电流分别达到0.9mS/μm和1.3mA/μm，室温下亚阈值摆幅为90mV/dec；批量制备出了五阶环形振荡器电路，成品率超过了50%，最高振荡频率达到8.06GHz，远超已发表的基于纳米材料的电路，且首次超越相似尺寸的硅基CMOS器件和电路。

高性能碳纳米管晶体管

碳基集成电路刚起步

论文在结尾部分展望，未来需在更大尺寸（如8英寸晶圆）上应用，且需进一步提纯。

张志勇向澎湃新闻透露，目前课题组实际已经实现了在8英寸晶圆上制备。这是一种可以量产的技术，且在快速成长。

在纯度方面，目前碳纳米管的半导体纯度达到了99.9999%,但是对于极大规模集成电路应用来说，还需要再提升2-3个数量级。“进一步的提纯会增加工艺步骤，降低产量，而且如何表征这么高的纯度，都存在挑战，需要采用工程的方法克服这些挑战。”他说道。

高性能碳纳米管晶体管

张志勇认为，该成果首次在实验上显示了碳纳米管器件和集成电路相对于传统技术的性能优势，为推进碳基集成电路的实用化发展走出第一步。

他表示，在加工技术没有太高成熟度时，碳基芯片，可以作为硅基芯片的补充，增强硅基芯片的功能或者性能，或者用于某些特殊场合。一旦技术成熟，碳基芯片有可能发展出完整的应用领域，并在主流计算领域发挥重要影响。

论文第一作者为北京大学电子系博士研究生刘力俊和工程师韩杰，张志勇和彭练矛为文章的共同通讯作者，湘潭大学湖南省先进传感与信息技术创新研究院、浙江大学、北京大学纳光电子前沿科学中心等单位相关研究人员亦参与合作。

该研究得到国家重点研发计划“纳米科技”重点专项、北京市科学技术委员、国家自然科学基金委等项目资助。